半導体コアプロセス : ステップ 6 / 11

精密
エッチングサービス

株式会社ナノシステムズJPでは、ICP-RIE・DRIE・RIE・ウェットエッチングの4種類の方式で、あらゆる材料・形状・深さ要件に対応します。光導波路側壁サブnmから、TSV製造向けアスペクト比50:1のDRIEまで。

ICP-RIEDRIE BoschプロセスRIEKOH / TMAHBOE化合物半導体SiCパワー光導波路
50:1
最大DRIEアスペクト比
4種類
エッチング方式
約90°
Boschプロセス側壁角
12インチ
最大ウェーハサイズ
フロー内でのエッチングの位置
成膜 エッチング アニール CMP
4種類のエッチング方式
全エッチングプロセス - 1プロジェクトで統合

ほとんどのデバイスは複数のエッチング方式を必要とします。同一ウェーハで導波路定義にICP-RIEを、メンブレン解放にDRIEを使用することは標準的です。1名のプロジェクトマネージャーが全工程を調整します。

ドライ - 高性能

ICP-RIE - 誘導結合プラズマRIE

最高性能のドライエッチング方式。ICPはプラズマをサブストレートバイアスと独立して生成し、イオンフラックスとエネルギーの独立した制御を可能にします。光導波路・化合物半導体デバイス・圧電MEMSに不可欠です。

主な優位性:イオン密度/エネルギーの独立制御。フォトニクス寸法でサブnm側壁粗さ。

選択性:エッチング層間の高い選択性、マスク消耗を最小化。

側壁品質:サブnm粗さの垂直プロファイル。低損失光導波路に必須。

対応材料:GaAs, AlGaAs, InP, GaN, InGaAs, 石英/SiO₂, SiN, SiC, PZT, Pt, Al, Au

用途:VCSEL, LED, レーザーダイオード, リングレゾネータ, 導波路, RF MEMS, SiC MOSFET, 圧電MEMS

GaAs · InP · GaN · SiCサブnm側壁光導波路独立イオン制御
ドライ - ディープシリコン
🔩

DRIE - ディープ反応性イオンエッチング(Boschプロセス)

ディープシリコンエッチングのゴールドスタンダード。Boschプロセスはエッチングサイクル(SF₆プラズマ)とパッシベーションサイクル(C₄F₈ポリマー成膜)を交互に繰り返し、側壁保護を積み上げます。

アスペクト比:最大50:1 - 深い狭いトレンチを垂直側壁で(Boschプロセス)

側壁角:ほぼ90°、テーパー最小、ダイ実装密度最大

ハードマスク:深エッチングで最大選択性のためのSiO₂ハードマスク

深さ:TSV(100µm以上)、MEMSメンブレン、カンチレバー、貫通ウェーハエッチング

用途:TSV製造, MEMSレゾネータ, 圧力センサーメンブレン, マイクロ流体チャネル

最大50:1 AR側壁角 約90°深さ 100µm以上SiO₂ハードマスク
ドライ - 汎用
🔧

RIE - 反応性イオンエッチング

ドライエッチングの汎用ワークホース。容量結合プラズマ、ICPより低コスト。圧力・パワーで等方性/異方性プロファイルを調整可能。誘電体パターニング・金属電極定義・レジストアッシングに使用。

金属:Au, Al, Ti, Pt - 電極・接点金属パターニング

誘電体:SiO₂, SiN - ビア開口、フィールド酸化膜パターニング

半導体:Si, ポリシリコン, アモルファスSi - ゲート・犠牲層エッチング

アッシング:DLCエッチング, フォトレジストアッシング, デスカム, プラズマ表面活性化

等方性/異方性 調整可金属 Au · Al · Ti · PtSiO₂ · SiNビア開口レジストアッシング
ウェット化学
🧪

ウェットエッチング - KOH · TMAH · BOE · HF · 金属エッチャント

高スループットSiバルクマイクロマシニング・酸化膜除去・選択的金属エッチングに不可欠。KOHとTMAHはSiの結晶異方性を利用してV溝・ピット・メンブレンを形成します。

KOH / TMAH:異方性Siエッチング、111ストッププレーンで正確なV溝・メンブレン・光ファイバー溝

BOE:バッファードフッ化水素酸、高選択性でSiとSi₃N₄に対するSiO₂制御除去

金属エッチャント:Al, ITO, Au, Cr, Ni, Ti, Cu - 金属膜の選択的除去

用途:MEMS圧力センサー, 光ファイバーV溝, 犠牲層解放, 金属リフトオフサポート

KOH / TMAH 異方性SiBOE SiO₂除去V溝 · メンブレン金属エッチャント各種
仕組み
エッチングメカニズム - 解説

各方式の背後にある物理を理解することで、お客様のデバイスに最適なプロセスを選択できます。これらの簡略断面図は各エッチング方式が生成するプロファイルを示しています。

プロセス断面図
プラズマからパターンへ

エッチング方式ごとに異なるプロファイルが生成されます。誤った方式の選択は再スピンを意味し、正しい選択は最初から目標を達成します。

HIGH DENSITY PLASMA smooth walls Substrate (Si, GaN, SiC...)
ICP-RIE

高密度プラズマ、滑らかな垂直側壁。光導波路と化合物半導体デバイスに最適。サブnm側壁粗さ。

50:1 Bosch scallops (passivation cycles)
DRIE・Boschプロセス

アスペクト比50:1、ほぼ垂直な90°側壁。特徴的なBoschスカラップはエッチング/パッシベーション交互サイクルを示します。

{111} {111} Si (100) surface 54.7° KOH / TMAH Anisotropic V-groove
ウェットエッチング・KOH/TMAH

Si(100)の結晶面選択性エッチング。{111}ストッププレーンが正確な54.7° V溝を生成。光ファイバーアライメントとMEMSメンブレン向け。

材料適合性
エッチング対象材料と推奨方式
材料カテゴリ具体的材料推奨方式主な用途
シリコンSi(バルク)· ポリSi · a-Si · SOIDRIE(深い)· RIE(薄い)· KOH/TMAH(ウェット)TSV, MEMS構造, メンブレン, ゲート
化合物半導体GaAs · AlGaAs · InP · GaN · InGaAs · AlNICP-RIEVCSEL, LED, レーザー, HEMT, フォトディテクタ
ワイドバンドギャップ / パワーSiC · GaN-on-Si · GaN-on-SiCICP-RIESiC MOSFET, GaN HEMT, パワーデバイス
光学 / 誘電体SiO₂ · SiN · 石英 · 酸窒化シリコンICP-RIE(導波路)· RIE(フィールド)· BOE(ウェット)導波路, リングレゾネータ, ビア開口
圧電体PZT · AlN · LiNbO₃ · KNNICP-RIEMEMSトランスデューサ, BAWフィルター
金属電極Pt · Au · Al · Ti · Cr · ITO · Ni · CuRIE(Pt/Al)· ウェットエッチャント(Au/Cr/Ti)MEMS電極, BEOL配線, コンタクトパッド
DLC / カーボン膜DLC · a-C:HRIE(O₂プラズマ)ハードコーティング, MEMSウェアレイヤー
レジスト / ポリマーフォトレジスト · SU-8 · ポリイミドRIE(アッシング)· O₂プラズマレジストストリップ, デスカム, 表面活性化
応用分野
製造対象デバイスと産業分野
🔭

シリコンフォトニクス · 光導波路

ICP-RIEによるSiリブ・リッジ導波路、リングレゾネータ、グレーティングカプラ。側壁粗さサブnmで伝播損失2 dB/cm未満。石英・SiN導波路(可視光・UV用途)も対応。

ICP-RIE · 石英/SiO₂ · SiN導波路
💡

VCSEL · LED · レーザーダイオード

GaAs/AlGaAsメサアイソレーション、InPベースレーザーファセットエッチング、GaN LEDチップアイソレーション。ICP-RIEでファセット散乱に重要な垂直メサ側壁を実現。

ICP-RIE · GaAs / InP / GaN

SiC · GaNパワーデバイス

SiC MOSFETトレンチゲートエッチング、p-ウェルとn+ソースメサ、GaN HEMTアイソレーション。SiCの化学的不活性性を処理してパワーデバイスに必要なエッチングプロファイルを実現。

ICP-RIE · SiC / GaN-on-Si / GaN-on-SiC
📡

RF MEMS · 音響フィルター

BAWレゾネータ・弾性波フィルター用のAlNとPZTエッチング。DRIEによるシリコン基板除去とメンブレン解放。ICP-RIEによるAlNデバイス層定義。

ICP-RIE(AlN/PZT) · DRIE(メンブレン)
🔗

TSV · 3D IC集積

DRIE Boschプロセス:アスペクト比50:1、深さ100µm以上、SiO₂ハードマスク、ほぼ垂直な90°側壁。Cu充填・CMPと組み合わせて完全なTSVフローを提供。

DRIE Bosch · Si · SiO₂ハードマスク
🧲

MEMSセンサー · アクチュエータ

圧力センサーメンブレン(DRIEまたはKOH)、MEMS加速度センサー検証マス(DRIE)、ジャイロスコープレゾネータ、容量型センサー。

DRIE · KOH/TMAH · ICP-RIE
🧬

バイオチップ · マイクロ流体

シリコン内の高アスペクト比マイクロ流体チャネルのDRIE、光ファイバーアライメントのKOH V溝、ポリマー・ガラスマイクロ流体チップのRIE。

DRIE · KOH/TMAH · RIE(ガラス/ポリマー)
🎙️

MEMSマイクロフォン · 超音波

CMUTメンブレン解放のDRIE、マイクロフォンダイアフラムのバックキャビティエッチング、AlN厚み制御によるPMUT製造。

DRIE(バックエッチ) · ICP-RIE(AlN)
🌀

ナノフォトニクス · メタサーフェス

Eビームリソグラフィ後のICP-RIEによるサブ100nm寸法:ナノピラー、グレーティング、フォトニック結晶キャビティ、反射防止メタサーフェス。Si・TiO₂・GaN・SiO₂対応。

ICP-RIE · Eビームリソ+エッチフロー
統合プロセスフロー · DRIEパラメータ · 方式選定ガイド
エッチングは単独ステップではない
📋

① 基板 · マスクレビュー

見積もり前にマスクレイアウト・基板タイプ・膜スタックをレビュー。選択性の問題・不適切なハードマスク・後工程との適合性問題を早期発見。

🔲

② リソグラフィ · ハードマスク

パターン定義。深いDRIEにはSiO₂ハードマスク。ICP-RIE化合物半導体では、フォトレジストマスクで十分な場合が多い。

③ エッチング - 主プロセス

ICP-RIE・DRIE・RIE・ウェットエッチング、またはその組み合わせ。プロセスパラメータは目標深さ・プロファイル・選択性に合わせて設定。ランタイム自動監視。

🔍

④ 検査 · 計測

エッチング後のSEMまたはプロファイロメーターで深さ・側壁角・CDを確認。仕様外の場合はウェーハ出荷前にご報告。

🔗

⑤ 次工程 - 1プロジェクトで

アッシング・成膜・CMP・ボンディングなど、次のステップもファウンドリ変更なしで進めます。仕様ドリフトリスクなし。

DRIEプロセス仕様(Boschプロセス)
SiO₂ハードマスク最高選択性
側壁角ほぼ垂直 90°
アスペクト比最大50:1
Boschスカラップ制御パスサイクルチューニング
TSV対応深さ100µm以上
12インチウェーハ内均一性確保
片面/両面エッチング両対応
エッチング後プロファイル検査含む
方式選定ガイド
→ 導波路
ICP-RIE
低損失に必須の平滑側壁
→ TSV / 深エッチ
DRIE Bosch
アスペクト比と深さ
→ 金属 / 誘電体
RIE
汎用、コスト効率
→ メンブレン / V溝
KOH/TMAH
結晶異方性を活用
なぜ株式会社ナノシステムズJPか
単一プロセスショップとの差別化
01

一施設に全4方式

ICP-RIE・DRIE・RIE・ウェットエッチングを一施設に集約。ベンダー間のウェーハ輸送なし。汚染リスクなし。プロセスフロー全体でコンテキスト維持。

02

化合物半導体専門

GaAs・AlGaAs・InP・GaN・InGaAs・SiCを各材料系に最適化したICP-RIEケミストリでエッチング。日本の純プレイファウンドリで最も広い化合物半導体対応。

03

1枚からプロトタイプ

プロトタイプで最低ロットサイズなし。25枚ロット縛りなしにエッチレシピを反復。設計確定後は量産規模へ。同一レシピで再認定不要。

04

エッチング後検査込み

エッチング後に深さ・CD・側壁角を測定。パラメータが仕様外の場合、ウェーハ出荷前にご連絡。再スピンの驚きなし。

05

NDA対応可

デバイスアーキテクチャ・マスクレイアウト・プロセスパラメータは設計ファイル共有前にNDAで保護できます。最初のお問い合わせはNDA不要。

06

英語対応プロジェクト管理

完全英語による技術ドキュメント・見積もり・プロジェクト更新。欧州・北米・アジアの国際顧客が言語対応の負担なく、スムーズにご利用いただけます。

プロセスフローの次のステップ:アニール
エッチング後、熱アニールはプラズマ曝露による結晶ダメージを回復し、ドーパントを活性化し、金属コンタクトを焼結します。N₂・H₂・真空、RTAで最大2000°C(SiC向け)。

アニール → プライバシーポリシー 利用規約

プロジェクトを開始しましょう。
1営業日以内にご返信いたします。

プロセス要件・基板・生産数量をお知らせください。ナノシステムズJPのエンジニアが1営業日以内にご返信いたします。詳細見積もりは通常7〜10営業日以内。

sales@nanosystemsjp.co.jp · +81-3-5288-5569 · NDA対応可 · 全データ厳重管理

テクニカルAI — ナノシステムズJP
Online — typically replies in minutes
Services & Industries
⚙️ Capabilities Overview
Substrates
🔷 Substrate & WafersSi, SiC, GaN, glass, sapphire 🔬 Fused Silica WafersQuartz · borosilicate · low CTE 🟣 PI Film & SUS Sensor FabRoll-to-roll · sensor patterning
Front-End
🎭 Mask FabricationGDS to chrome mask, DRC 📷 PhotolithographyE-beam 20 nm to 500×600 mm 🔬 NanoimprintingUV & thermal NIL 🫧 Thin Film DepositionPVD, CVD, ALD, MBE ⬆️ LiftoffMetal pattern · shadow mask ⚡ ElectroplatingCu TSV fill, DPC, LIGA 🌊 EtchingICP-RIE, DRIE >50:1 🔥 AnnealingN₂ / H₂ / vacuum / RTA ⚛️ Ion ImplantationB / P / As / Al / N implant 🔄 CMP & GrindingCu CMP, 50 µm thinning 💎 DicingBlade, stealth laser 🧪 Wafer CleaningRCA, plasma, megasonic
Advanced Packaging
🔗 Wafer BondingHybrid, eutectic, fusion 📌 TSV FabricationHigh AR, void-free Cu fill 👁️ TSV RevealBackgrind → etch → CMP 🪟 TGV FabricationThrough-glass via 🔀 RDL FabricationBCB / PBO / PI + damascene 📦 Packaging & AssemblyWire bond, flip-chip 📚 3D / 2.5D PackagingTSV + RDL + UBM + C4 🥇 AuSn BumpPVD lift-off, fluxless 🧬 Biochip & MicrofluidicsGlass 500×600 mm, NIL 🔆 SiPho PackagingTSV · RDL · UBM · C4 for PIC
Industries
🤖 AI & HPC PackagingCoWoS-style, 2.5D / 3D 💡 Silicon PhotonicsSOI · AuSn · TSV interposer 🚗 AutomotiveMEMS sensors, SiC power 🧬 Life SciencesLab-on-chip, biosensors 🔭 All Industries → Request a Quote →