スペシャルティバンプサービス - シリコンフォトニクス & 先端パッケージング

AuSnバンプサービス
シリコンフォトニクス PIC向け

株式会社ナノシステムズJPでは、2つの補完的ルートによるウェーハレベル金スズ(AuSn)バンピングを提供します:PVD多層薄膜(積層・共成膜・直接合金)とAuSn電解めっき。バンプ済みウェーハをSiPhoフリップチップ組立に向けて出荷します。

PVD 積層 Au/Sn共成膜 PVD 直接合金ターゲットリフトオフパターニング AuSn 電解めっき共晶 80/20 (Au:Sn wt%) カスタム 75/25 · 70/30キャビティウェーハ対応
2
成膜ルート:PVD & 電解めっき
4〜12インチ
対応ウェーハサイズ(キャビティウェーハ含む)
80/20
標準共晶 Au:Sn組成(wt%)
フラックスフリー
気密ボンディング - フラックス残渣なし
なぜシリコンフォトニクスにAuSnか
フォトニクスフリップチップ組立向けウェーハレベルAuSnバンプ製造

株式会社ナノシステムズJPでは、お客様のウェーハにAuSnバンプを製造します - PVD多層リフトオフまたは電解めっき - SiPhフリップチップ組立に向けたバンプ済みウェーハを納品します。

フラックスフリー - 光学汚染なし

標準フリップチップはんだはネイティブ酸化膜を除去するためにフラックスが必要ですが、光学導波路の近くにフラックス残渣があると結合効率を恒久的に劣化させます。AuSnは200°C以上で自己還元し、光学表面の洗浄なしにフラックスフリーボンディングを実現します。

フラックス不要光学汚染なし導波路ファセット保護結合効率維持
🔒

気密 - 水分バリア

AuSnはリフロー中に剛性・高融点・水分非透過性の金属間化合物(Au₅SnとAuSn)を形成します。真の気密封止でTelcordia GR-468に対応。25年レーザー信頼性基準を満たします。

真の気密封止Au₅Sn + AuSn IMC水分バリアTelcordia GR-46825年レーザー信頼性
🎯

自己整合 - ±1µm配置精度

278°C以上でのリフロー中、溶融AuSn表面張力がダイを導波路との整合位置に引き込み、ピックアンドプレースの位置誤差を補正します。±1µm達成可能。表面張力駆動。2〜3µmモードフィールド対応。

リフローで自己整合±1µm達成可能表面張力駆動ピックアンドプレース誤差補正
AuSn共晶バンプウェーハ - UBM Ti/Pt/Au層と金スズバンプ

AuSn共晶バンプウェーハ - UBM Ti/Pt/Au層と金スズバンプ

2つの製造ルート
PVD薄膜と電解めっき - アプリケーションに合わせて選択

両ルートとも同じ共晶AuSn合金を成膜しますが、異なる物理プロセスを使用することでコスト・スループット・バンプ高さ・最小フィーチャーサイズのトレードオフが異なります。

ルート A

PVD 多層薄膜

積層 · 共成膜 · 直接合金 · リフトオフ

PVD(物理気相成膜)がスパッタリングまたは蒸着ターゲットから金とスズを逐次または同時成膜。3種類のPVDサブルートが利用可能で、それぞれプロセス複雑性・組成均一性・最適用途が異なります。

PVD サブルート:
積層 Au/Sn - 交互Au/Snレイヤーを逐次成膜。目標化学量論比を実現。
共成膜 - 2つの独立制御ターゲットからAuとSnを同時スパッタ。リアルタイム組成制御。
直接合金ターゲット - 予合金化AuSnターゲット(80/20またはカスタム比率)を直接スパッタ。最もシンプル。
バンプ高さ0.5〜5µm 標準
組成制御±0.5 wt%(優秀)
最小フィーチャーサブµm(リフトオフ)
スループット低い(逐次成膜)
最適用途精細ピッチ · 精密SiPho
ルート B

AuSn 電解めっき

共成膜 · 調整可能組成 · 厚いバンプ

AuSn電解めっきが独自の共めっき電解液からAuとSnを同時成膜。連続めっきで高速成膜速度と厚いバンプを実現。フォトレジストマスクを通してめっきでバンプパターンを定義し、レジスト除去後に下地シード層をエッチングします。

バンプ高さ2〜50µm 標準
組成制御±1〜2 wt%(良好)
最小フィーチャー~5µm(めっき限定)
スループット高い(バッチめっき)
最適用途大型バンプ · RF/MMIC · 量産
AuSn合金組成
標準共晶および非共晶カスタム合金

Au:Sn比が融点・微細組織・機械的特性・熱疲労耐性を決定します。80/20共晶が標準ですが、特定の熱的・機械的ニーズには非共晶が使用されます。

80/20
Au:Sn wt% · 共晶
融点: 278°C

SiPhoレーザーボンディング・VCSEL・気密RFパッケージの標準。最も狭い融解範囲でリフロー制御が最良。

75/25
Au:Sn wt% · Snリッチ
液相線: ~340°C

Sn含有量が増えることでジョイントの延性が向上。低ボンディング温度より熱疲労耐性が優先される場合に使用。

70/30
Au:Sn wt% · Snリッチ
液相線: ~380°C

AuSnボンディング後の高温セカンドレベルリフロー互換性が必要なアプリケーション向け。より延性が高い。

カスタム
任意の Au:Sn比
設計融点

特定の熱階層要件・リフロー温度制約・機械的特性向けのカスタム組成。融点または比率を指定してください。

リフトオフパターニング
なぜウェットエッチングではなくリフトオフか - AuSnバンプ形状の定義

AuSnはアンダーカットなしでウェットエッチングすることが非常に難しく、バンプ形状を損なってしまいます。リフトオフは精密なフォトレジストマスクによってAuSnをパターニングすることでこの問題を完全に回避します。

🔄

リフトオフプロセス

金属成膜前にフォトレジスト層をリソグラフィでパターニング。AuSnをPVDでレジスト上に成膜後、溶剤でレジストを溶解することでレジスト上の金属を除去(リフトオフ)します。レジスト開口部内にAuSnのみが残ります。AuSnの酸エッチングなし。清潔なバンプ表面。サブµmエッジ定義。

先にレジストをパターニングレジスト上にPVD成膜溶剤リフトオフAuSnの酸エッチングなしサブµmエッジ定義
📐

寸法精度

リフトオフがフォトレジスト開口部によってバンプ形状を定義します - 導波路レイヤーを定義するリソグラフィと同じです。±0.5µm位置合わせ精度。KrFステッパーアライメント。アンダーカットなし。精細ピッチアレイ対応。バンプ幅 = レジスト開口幅。

±0.5µm 位置合わせKrFステッパーアンダーカットなし精細ピッチアレイ
🔍

リフトオフ後の検査

リフトオフ後・リフロー前に、プロファイロメトリーでウェーハ全体のバンプ高さ均一性を測定。高さマップで±5%均一性仕様。SEM形状確認。リフロー後SEM + EDX。ボイドフリーインターフェースを確認。

プロファイロメトリー高さマップ±5%均一性仕様SEM形状確認リフロー後SEM + EDX
キャビティウェーハ対応
Siエッチングされたポケットへのレーザーダイオード配置

多くのシリコンフォトニクスプラットフォームはレーザーダイオードをあらかじめエッチングされたシリコンキャビティ内に配置し、光学結合のために必要な高さを下げています。

🔲

キャビティが使用される理由

標準シリコンフォトニクス導波路はSiウェーハの最上面から約3〜5µm下に位置します。InPレーザーダイオードが活性層を導波路と整合させるためには、レーザー基板面を下げる必要があります。Si DRIE(深堀り)またはKOHエッチングで事前にキャビティを形成します。キャビティ深さ5〜20µm。垂直結合最適化。

キャビティ深さ 5〜20µmDRIEまたはKOH前エッチング導波路高さ整合垂直結合最適化
🔧

適合バンピングプロセス

キャビティウェーハは平坦ウェーハと比較してレジストコーティングとPVD成膜条件の修正が必要です。レジストがキャビティのコーナーと壁にコンフォーマルに被覆するように厚いレジスト配合を使用。キャビティ + 平坦部のプロファイロメトリー。標準サービス提供。InP/GaAsレーザーダイ配置対応。

キャビティ上の厚いレジストPVDステップカバレッジ適合キャビティ + 平坦プロファイロメトリーInP/GaAsレーザーダイ配置
プロセス仕様
完全AuSnバンプ製造パラメータ
パラメータPVD(積層/共成膜/直接合金)電解めっき
ウェーハサイズ4インチ(100mm)· 6インチ(150mm)· 8インチ(200mm)· 12インチ(300mm)
キャビティウェーハ対応あり(両ルート対応)
主要材料金(Au)・スズ(Sn)
標準組成共晶 AuSn 80/20 wt%
カスタム組成75/25・70/30 および他の比率(リクエストで)
組成確認成膜後XRF測定
バンプ高さ0.5〜5µm 標準2〜50µm 標準
最小バンプサイズ~5µm(リフトオフ限定)~20µm(レジスト限定)
高さ均一性±5% 面内均一性±8% 面内均一性
パターニング方式リフトオフ(3サブルートすべて)レジストスルーめっき + シードエッチング
リソグラフィKrFステッパーまたはマスクアライナー
アライメント精度±0.5µm(KrFステッパー)±1µm
リフロー温度278°C以上(80/20共晶)
ボンディングタイプフラックスフリー · 気密
成膜後検査プロファイロメトリー + SEM
リフロー後検査断面SEM + EDX(IMC相確認)
熱伝導率(AuSn)~57 W/m·K(SnAgの5倍)
融点(80/20)278°C(共晶、狭い融解範囲)
応用分野
フォトニクス・RF・精密エレクトロニクスにわたるAuSnバンプ
🔭

シリコンフォトニクス PIC組立

AuSnフリップチップボンディングによるInPまたはGaAsレーザー光源のSiフォトニック集積回路への接合。レーザー導波路ファセットをSiPIC導波路と整合させます。±1µm・自己整合・400G〜1.6Tトランシーバー。

InP/GaAs → Si PIC±1µm · 自己整合400G〜1.6Tトランシーバー
💡

レーザーダイオードパッケージング(DFB/VCSEL)

テレコムDFBとVCSELレーザーダイをAuSn共晶でAlNまたはSiキャリア基板にフリップチップボンディング。AuSnの高熱伝導率(~57 W/m·K)でレーザー温度と波長安定性を維持。

DFB · VCSELAlNキャリア57 W/m·K · 波長安定性
📡

RF / MMIC フリップチップ

GaAs・InP・GaN MMICフリップチップ組立向けフラックスフリーAuSnバンピング。フラックスフリーで高周波基板に対するフラックス誘起RF損失を防止。5G/6G FEM・mmWaveレーダー対応。

GaAs · InP · GaN MMICフラックスフリー5G/6G FEM · mmWave
🧲

MEMS気密パッケージング

278°CのAuSn共晶でMEMSレゾネーター・ジャイロスコープ・光学MEMSミラー・MEMS圧力センサーを気密封止。<300°Cで真の気密封止。MEMSレゾネーター・LiDARミラー・ジャイロスコープ対応。

MEMSレゾネーターLiDARミラー278°C · 真の気密 · <300°C

パワー半導体ダイアタッチ

気密パッケージのSiC MOSFETとGaNトランジスタチップ向けAuSnダイアタッチ。AuSn金属間化合物(IMC)が600°C以上で安定。高温動作・トラクション対応。

SiC MOSFET · GaN気密 · 高温安定 >600°Cトラクション
🔬

IRディテクタアレイボンディング

InGaAs・HgCdTe・量子ドット光検出器アレイのシリコンROIC(読み出し集積回路)へのAuSnフリップチップボンディング。IRカメラ・LiDAR受信機対応。

InGaAs · HgCdTeQDディテクタ · ROICIRカメラ · LiDAR受信機
🥽

AR/VR フォトニクス集積

AR/VRヘッドセット向け導波路ディスプレイ基板へのマイクロLEDアレイとレーザープロジェクターダイのAuSnボンディング。µ-LED・レーザープロジェクター・導波路ディスプレイ対応。

µ-LED · レーザープロジェクター導波路ディスプレイAR/VR · ニアアイ
🔵

光学MEMS(LiDARミラー)

自動車・産業用LiDAR向けMEMSスキャニングミラーの気密AuSnパッケージング。ミラーを真空中に封止して性能と信頼性を維持。MEMSミラー・LiDAR・真空封止・<300°C対応。

MEMSミラー · LiDAR真空封止AuSn <300°C · 車載
🏥

生体医療埋め込み型光学

埋め込み型神経インターフェース・網膜インプラント・人工内耳での光学トランシーバーのAuSn気密封止。神経インプラント・網膜・人工内耳・気密・生体適合・DBS対応。

神経インプラント · 網膜人工内耳 · 気密生体適合 · DBS
なぜ株式会社ナノシステムズJPか
当社のAuSnバンプ能力が異なる理由
01

3種類のPVDルートを一施設で

積層Au/Snレイヤー・共成膜・直接合金ターゲット、3つのPVDサブルートすべてが利用可能。エンジニアがバンプ高さ・組成精度・スループット要件に基づいて最適サブルートを選択します。

02

リフトオフでサブµmバンプ定義

リフトオフパターニングがAuSnのウェットエッチングでは達成できないバンプ幅とピッチの精度を実現。KrFステッパーアライメントで光学デバイスのレジスト構造と同じ精度。

03

キャビティウェーハバンピングが標準

前エッチングされたレーザー配置キャビティを持つSiPhプラットフォームには適合したレジストコーティング・PVD成膜条件・プロファイロメトリーが必要です。これは特別対応ではなく標準サービスです。

04

カスタム組成対応

80/20共晶以外:75/25・70/30・および特定融点・IMC相比率・機械的特性向けの完全カスタムAu:Sn比。PVDと電解めっきで対応。

05

SiPhプラットフォームの文脈を理解

シリコンフォトニクス組立の文脈を理解しています:導波路モードフィールド径・レーザーファセットクリーブ角・アライメント許容差。バンプは光学系の一部であり単なる接合材料ではありません。

06

1枚からプロトタイプ

単一ウェーハでAuSnバンピングを試作して組成・バンプ高さ均一性・リフロー微細組織を量産にコミットする前に確認できます。最低ロットサイズなし。

関連サービス:パッケージング・組立
AuSnバンプ製造後、組立パートナーがフリップチップボンディング・EICのワイヤボンディング・最終モジュールアセンブリを実施します。

パッケージング・組立 →

プロジェクトを開始しましょう。
1営業日以内にご返信いたします。

AuSn製造ルート・バンプ高さ・組成・ウェーハサイズ・数量をお知らせください。エンジニアが1営業日以内にご返信いたします。

sales@nanosystemsjp.co.jp · +81-3-5288-5569 · NDA対応可

テクニカルAI — ナノシステムズJP
Online — typically replies in minutes
Services & Industries
⚙️ Capabilities Overview
Substrates
🔷 Substrate & WafersSi, SiC, GaN, glass, sapphire 🔬 Fused Silica WafersQuartz · borosilicate · low CTE 🟣 PI Film & SUS Sensor FabRoll-to-roll · sensor patterning
Front-End
🎭 Mask FabricationGDS to chrome mask, DRC 📷 PhotolithographyE-beam 20 nm to 500×600 mm 🔬 NanoimprintingUV & thermal NIL 🫧 Thin Film DepositionPVD, CVD, ALD, MBE ⬆️ LiftoffMetal pattern · shadow mask ⚡ ElectroplatingCu TSV fill, DPC, LIGA 🌊 EtchingICP-RIE, DRIE >50:1 🔥 AnnealingN₂ / H₂ / vacuum / RTA ⚛️ Ion ImplantationB / P / As / Al / N implant 🔄 CMP & GrindingCu CMP, 50 µm thinning 💎 DicingBlade, stealth laser 🧪 Wafer CleaningRCA, plasma, megasonic
Advanced Packaging
🔗 Wafer BondingHybrid, eutectic, fusion 📌 TSV FabricationHigh AR, void-free Cu fill 👁️ TSV RevealBackgrind → etch → CMP 🪟 TGV FabricationThrough-glass via 🔀 RDL FabricationBCB / PBO / PI + damascene 📦 Packaging & AssemblyWire bond, flip-chip 📚 3D / 2.5D PackagingTSV + RDL + UBM + C4 🥇 AuSn BumpPVD lift-off, fluxless 🧬 Biochip & MicrofluidicsGlass 500×600 mm, NIL 🔆 SiPho PackagingTSV · RDL · UBM · C4 for PIC
Industries
🤖 AI & HPC PackagingCoWoS-style, 2.5D / 3D 💡 Silicon PhotonicsSOI · AuSn · TSV interposer 🚗 AutomotiveMEMS sensors, SiC power 🧬 Life SciencesLab-on-chip, biosensors 🔭 All Industries → Request a Quote →